

(11) Publication number:

59154808 A

Generated Document

PATENT ABSTRACTS OF JAPAN

(21) Application number:

58027566

(51) Intl. Cl.: H03F 3/34 H03K 13/02

(22) Application date:

23.02.83

(30) Priority:

(43) Date of application publication: 03.09.84

(84) Designated contracting states:

(71) Applicant:

HITACHI LTD

(72) Inventor:

SAKAGUCHI JIRO

(74) Representative:


(54) AMPLIFIER CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT **USING IT**


(57) Abstract:

PURPOSE: To eliminate adverse effect and to reduce the number of changeover switches by superimposing an input voltage at the detection of an offset voltage so as to reduce the change in the output.

CONSTITUTION: Switches Q1, Q2 are turned on by a clock ϕa at the detection of offset to cause an input voltage Vin and a voltage Vout to be impressed across an offset cancellation capacitor 2, which holds the difference voltage, i.e. the offset voltage. A voltage, substraction of the offset voltage Voff from the input voltage Vin is outputted to an output terminal. In outputting an input voltage after sampling as a voltage follower, a switch Q3 is turned on by a clock ϕb, the switches Q1, Q2 are turned off, the offset voltage Voff of the capacitor 2 is added to the output voltage Vout, the result is impressed to an inverting input so as to cancell the offset and the same voltage as the Vin is outputted to the output terminal.

COPYRIGHT: (C)1984,JPO&Japio





(9) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭59-154808

Int. Cl.³
 H 03 F 3/34
 H 03 K 13/02

識別記号

庁内整理番号 6628—5 J 7530—5 J ◎公開 昭和59年(1984)9月3日

発明の数 2 審査請求 未請求

(全 9 頁)

⑤増幅回路およびこれを用いた半導体集積回路
装置

頭 昭58—27566

②出 願 昭58(1983) 2 月23日

仍発 明 者 坂口治朗

20特

小平市上水本町1450番地株式会 社日立製作所武蔵工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

邳代 理 人 弁理士 高橋明夫 外1名

明 細 書

発明の名称 増幅回路およびこれを用いた半導体 集積回路装置

特許請求の範囲

2. 上記増幅回路はA/D変換回路もしくはD/

A変換回路に供給すべき基準管圧を増幅するためのパッファアンプを構成し、かつ上記増駆回路と上記A/DもしくはD/A変換回路とが1つの集積回路として同一の半導体基板上に形成されてなることを特徴とする半導体集積回路装置。

3. 上記増幅回路と、上記増幅回路から出力される基準管圧を受ける上記 A / D もしくは D / A 変換回路とは、共通の管源ラインを介して管源管圧が供給されるようにされてなることを特徴とする特許請求の範囲第2項記載の半導体集積回路装置発明の詳細な説明

〔技術分野〕

との発明は差動増幅段(差動増幅器)を用いた 増幅回路および半導体集積回路に関し、特に差動 増幅段におけるオフセット電圧をキャンセルさせ るのに有効な技術に関するものである。

〔背景技術〕

差動増幅器は応々にしてその内部素子の特性は らつきなどの不均一性によって無視し得ないオフセット電圧を持つようになる。差動増幅回路がオ フセ→ト旬圧を持つとその応用回路例えば正伝増 観器やポルテージフォロワのような増増回路から、 その入力は圧に比例した正確な値の出力旬圧を出 力させることができなくなってくる。

第1図はオフセットキャンセル回路を仰えたポ ルチージフォロワが示されている。図中、 1 は苡 貸増悶器としての差効増幅器(以下オペアンプと 称する)、2はコンデンサである。オペアンプし の非反伝入力端子 ta には相補的にオン、オフさ れるスイッチ81 ,80を介して、入力は圧で10 と接地国位が滔択的に印加されるようにされてい る。またオペアンプ1の反伝入力端子1bには、 スイッチ8gを介してオペアンプ1の出力端子が 接続可能にされ、かつコンデンサ2の一方の端子 が接続されている。コンデンサ 2 の他方の端子に は相補的にオン、オフされるスイッチB4 とBs を介してオペアンプもの出力電圧Vontをたは接 地質位が忍択的に印加されるようにされている。 オペアンプ1内に破線で示されている位圧類Voff は、オペアンプ1の入力端子1a,lblに存在

とみなされる。とのときオペアンプ1の反伝入力 端子1 Pの留位は端子P1 の句位に対してコンデ ンサ2の充句電圧だけ変更される。その結果、オペアンプ1の出力側から見た入力オフセット電圧 はコンデンサ2の充句電圧によってキャンセルさ れる。第2図(I)には、オペアンプ1の出力電圧の 変化が示されている。期間T1においては、コンデンサ2が第2図(I)のように接続されそのためオペアンプの出力端子には、入力電圧V1nに等しい 正初か出力増圧が得られる。期間T2においては、コンデンサ2が第2図(I)のように接続されオペア ンプ1の出力はオフセット電圧V0ffに等しくなる。

(3)

しか しながら、上記のような回路 にあっては、必要とされるスイッチ 案子が多い。またオペアンプ 1 の出力 扱幅が第 2 図 (c)に示すごとく、Vost ~ Vin のレベル間を 母移するような比較的大きい値であるので、これに応じて回路のグランドラインに流れるコンデンサ 2の充放 宙の 電流 および出力 段に 流れる 衛流変化が大き

する入力オフセット 留圧を等価的に扱わしたもの である。

上妃回路にあっては、スイッチ8ょ、8。及び 88 がオンにされかつスイッチ81 及び84 がオ フにされている状態と、スイッチ8. .8。及び 8 s がオフにされかつスイッチ81 , 8 4 がオン にされている状態とをとる。スイッチB: ,B。. 8 、がオンされている回路の接続状態は第2図(A) **に示すようになる。この状態ではオペアンプしの** 出力がそのオフセット冒圧Vottに等しくなるか らコンデンサ2はオフセット留圧 Vottに等しい 冒圧まで充領される。スイッチB」とB。がオン され、スイッチB2.B8.B6がオフされると、 回路の接続状態は第2図四のようになる。この状 態ではコンデンサ2はそれまで回路の接地点に接 **続されていた端子Pιが、オペアンブしの出力端** 子に接続され、オペアンブ1の出力端子に接続さ れていた端子Pzがオペアンプしの反伝入力端子 1 b に接続される。との状態では、コンデンサ2 の端子P」がオペアンブの爽質的な反伝入力燃子

くなってしまり。とのことは、次のことを意味す み-

(4)

すなわち、一段に、 回路の配 部はその抵抗、 インダクタンス、容量等によって無視し得な い配線インピーダンスを持つ。上述のような 大きい 冒 確 変 化 が生ずると、 とれによって グラ ンドライン、角源ラインにノイズ角圧が生す るととになる。 時に、 凶示のオペアンプ 1、ス イッチ 発子 8」ないし 8。 及びコンデンサ2を 築 慰 回 路 技術 によって図示しない 穏々の 回路と ともにしつの半羽体チップ上に形成する場合、グ ランドライン、 質顔ラインが比較的大きい値の 共通インピーダンスを持つことにたるので、 図示の回路及び図示しない種々の回路がグランド ライン、 留顔ライ ンによって 樹皮される共通 イ ンピー ダンスを介して不所望に結合されてしま うととになる。 その結果、 図示の回路の動作に よってグランドライン、電源ラインに生ずる ノイメは、稀々の回路に悪影的を与えると と に な る。 共通イン ピーダンスは、 祭積回路が突 装されるプリント基板の電源ライン、グランドラ インにも存在する。

共通インピーダンスを介する回路相互間の不所望か結合を防ぐために、特にノイズ源となる回路のグランドライン、電源ラインと他の回路のグランドライン、電源ラインとを分けることを考えることができるが、この場合は、配銀数が増加する。また、集積回路の外部端子を増加させなければならなくなってくる。

[発明の目的]

従って、との発明の1つの目的は、オフセット 電圧キャンセル用のコンデンサの接続を切替える ためのスイッチ素子の数を減少できる増幅回路を 提供するととにある。

との発明の他の目的は、グランドライン及び電源ラインに生ずるノイズを小さくさせるととができる増幅回路を提供することにある。

との発明の他の目的は、MIS(金属・絶縁物・半導体)集積回路に適する増幅回路を提供する ととにある。

(7)

を与えるとともに上記オペアンプの反転入力端子 に上記コンデンサを介して帰還信号を与えるよう にした正転増幅回路であって、上記コンデンサに キャンセルすべきオフセット常圧と対応する電圧 を書き込むべきときに、上記非反伝入力端子と上 記コンデンサの他方の囃子とを信号源に結合させ るとともに上記コンデンサの上記一方の端子を上 記オペアンプの出力端子に結合させることによっ て、増幅動作時と上配のような書き込み動作時と における上記オペアンブの出力電圧の変化を最小 限に抑え、かつオフセット質圧をキャンセルさせ て入力電圧に正確に比例した出力電圧を得ること ができるようにされる。とのような増幅回路は、 それが A / D , D / A 変換回路の基準電圧パッフ ァアンプとして適用されると、電源電圧ラインへ のノイズの発生を少なくすることができるので A/D,D/A変換の精度を高めるとともに、使 用スイッチ数を減らし、かつグランドラインをな くすことによって回路の占有面積を減少させるも のである。

この発明の他の目的は上記のようなオフセットキャンセル作用を有する増幅回路を A / D , D / A 変換回路に用いることにより、電源電圧へのノイメの発生を抑えながら正確な基準管圧を供給して回路の変換精度を向上させるとともに、回路の占有面積を減少させることにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明細書の記述および添附図面からあき らかになるであろう。

(発明の概要)

本願において開示される発明のうち代表的なものの数要を簡単に説明すれば、下記のとおりである。

すなわち、オペアンプと、上記オペアンプの反転入力端子に一方の端子が結合されたオフセット 電圧キャンセル用コンデンサとを持ち、増幅動作 時に上記オペアンプの非反転入力端子に入力信号

(8)

以下図面を用いてとの発明を説明する。 〔実施例1~1〕

第3図は本発明をポルテージフォロワに適用した場合の一実施例を示すものである。この実施例では、オペアンブもの非反転入力端子1aが回路の入力端子3に度接接続され、またオペアンプ1の反転入力端子1bがコンデンサ2かよびスイッチM08FBTQ」を介して回路の入力端子3に間接的に接続されるよりにされている。

上記コンデンサ2のオペアンプ1側に結合された一方の端子 P! とオペアンプ1の出力端子 Vout. との間にスイッチ素子としての絶骸ゲート型電外効果トランジスタ(以下 M O B P B T と称する)Q. が接続され、コンデンサ2の M O B P B T Q. 側に結合された他方の端子 P. とオペアンプ1の出力端子との間にスイッチ M O B P B T Q. が接続されている。回路の入力端子 3 は、図示しない倡号頭に結合される。

上記オペアンプ l は、特に制限されないが実質的に 0 の入力パイアス電流値を持つように、それ

ぞれゲートに入力信号を受ける一対の差効増幅当08FBTから存成された入力段を含む相構型当08FBTから存成される。相構型当08FBTから存成される。相構型当08FBTから存成されたオペアンブそれ自体は知られているので、その併細は図示しない。オペアンブ1の入力パイアス電流が突倒的に写とされることによって、図示の回路がポルテージフォロワとして効作されている期間における上記コンデンサ2の充電々圧は突質的に変化しないようになる。

図示のオペアンプ 1、スイッチMOBFBTQ1 ないしQ2 及びコンデンサ 2 は、相補型MOB 多数配回路技術によって 1 つの半導体チップ(基板)上に形成される。

上記スイッチMOBPBTQ1~Q3 は、特に 制限されないが、突施例の回路(ポルテージフォ ロワ)が、正の一定包圧を受けてA/D変換器等 の基準包圧パッファアンプとして使用されること を想定して、パイアス条件を良くするために、P チャンネル形に形成されている。これらPチャン ネル形MOBPBTQ1 ないしQ3 の基体ゲート

ΔĎ

個号すりによってオフされると、回路の接続状態は第4図(A)のように方される。すなわち、回路はオペアンブ1の出力増子が、反伝入力増子10に直接接続されたと等しい状態になる。このとき、オペアンブ1の出力冒圧 Voutは、非反伝入力増子10との間にオフセット同圧 Voffを与えるような値になる。非反伝入力増子1 aが図示しない、出力冒圧 Voutは、Vin+Voffの値になる。と反伝入力増子1 bとの間に加えられるすっとを、コンデンサ2は、非反伝入力増子1 aと反伝入力増子1 bとの間に加えられるオフセット電圧 Voffに等しい電圧に充電される(本発明ではこれをオフセットキャンセル時と呼ぶことにする)。

次に、スイッチMOBPETQ1,Q2がオフされ、Q3がオンされると、回路の接続状態は第4図(B)のよりにされる。すなわち、回路はオペアンブ1の出力端子がコンデンサ2を介して反伝入力端子1bに接続された状態になる。このとき、コンデンサ2が予めオフセット召圧Voggまで充

は、正督領端子Vnnの冒位に推持される。

上記スイッチMOSFBTQ」とQ。のゲート 端子には、第5図(B)に示すよりなクロック信号 するが印加され、またスイッチMOBFBTQ。 のゲート端子には、第5図(O)に示すよりなクロッ ク信号するが印加されるようにされている。

上記クロック信号する、すりは、第5図(A)に示すような基準クロックOLEの供給を受けるようにされたところの例えば第6図に示すごとも构成のクロックジェネレータ4によって形成され、ロウレベルの期間が互いに重ならないような逆相の信号にされる。

これに応じて、スイッチMOSFBTQ1,Q2 とQ3とはクロック信号中a, 中bによって互い にオンの期間がオーパーラップしないように略相 補的にオン、オフされる。

次に、図示の回路の効作を第4図(A)、(3)の回路接続状態図を用いて観明する。

先ず、スイッチMOSFBTQ」とQ。がクロック信号やaによってオンされ、Q』がクロック

02

留され、かつスイッチの切換えにより出力端子に接続されるコンデンサ2の端子も切り換えられているので、コンデンサ2の充谷々圧はオペアン 1 内の等価的なオフセット 毎年に対して逆向されるとになる。すなわち、オペアンブ 1 のオフセット ほどになる。すなわち、オペアンブ 1 のオフセット 1 正には、コンデンサ2の充留留圧によってキャンセルされる。その結果として出力配圧 Vout 入力留圧 Vinと一致する。従ってこのときの出力な圧をサンブリングしてやれば、オフセットのキャンセルされた正確な出力冒圧が得られるととになる。

この実施例において、スイッチMOBFBTQ1,Q1,Q1がオンされているときの出力はE VoutiとスイッチMOBFBTQ3がオンされているときの出力はEVoutiとの差すなわち出力変化性は第5図に示すように(Vin+Vorr)ーVin=Vorrとなり、第1図の回路に比べて大塚に減少される。

第7図は、相補型MOS集積回路技術によって

半導体基板上に形成されるオフセット電圧キャン セル用のコンデンサ2の構造の一例を示すもので ある。何図においてN型単結晶シリコンのような N形半導体基板し1上に形成された比較的厚いフ ィールド酸化膜(Bi0m)12上に導て性ポリシ リコン層からなる第1の電極13が形成され、と のポリシリコン腐しるの上方にはB10:からたる よりな比較的薄い絶縁膜14を介してアルミニウ ム層もしくはポリシリコン層からたる第2の電板 15が形成されている。そして、上記ポリシリコ ン暦13とアルミニウム層15とが上記コンデン サ2の端子を構成する。オペアンプしにおける一 対の図示したい差動入力HO8FBTがそれぞれ シリコンゲートMOSFBTから構成される場合、 上記句極しるは、反転入力端子しちを構成する差 動入力量のBFBTのゲート電極と一体に形成さ れていても良い。

なお、上配実施例では、クロック信号 fa.fb によってオン、オフされるアナログスイッチ Q: ~Q:としてアチャンネル形のMOSPETが使

が設けられている。上記スイッチ8W1~8W3としてはM08FBTを用いることができることはいりまでもなく、またスイッチ8W1~8W3は第3図の回路におけるスイッチQ1~Q3と同一のクロック倡号∮a、∮bによってオン、オフ制御される。

スイッチ 8 Wi と 8 Wi がオンされ、 8 Wi がオフされた状態では、オペアンブ l の入力端子間、すなわちコンデンサ 2 の両端子間には、オフセット電圧 Vorrに等しい電圧差が生ずるようにオペアンブ l の出力電圧 Voutが決定される。その結果コンデンサ 2 はオフセット電圧 Vorrに等しい電圧に充電される。このとき、ノードロi のレベルは、 Vin+ Vorr と なる。この値は出力電圧 Voutを抵抗 Ri と Ri との比 Ri/(Ri+Ri)で分割した電圧に等しい。従って、出力電圧 Voutは A v ・ (Vin+ Vorr)と なる。ただし、 A v は回路の増幅度(1+ Ri/Ri)である。

次に、スイッチBw; , Bw; がオフされ、 Bw; がオンされると、ノードゥ; にはスイッチ 用されているが、これに限定されるものではない。例えば、上記ポルテージフォロワに供給される入力電圧 Vinが負の電圧範囲にある場合や比較的小さい正又は負の電圧範囲にある場合には、アナログスイッチQ」~Q。としてロチャンネル形のMOBPBTを使用しても良い。入力電圧 Vinが正と角の間を選移するようなアナログ信号である場合には、アナログスイッチQ:~Q。としてGMOBスイッチを用いるようにするのがよい。
「実施例1-2」

次に第8図は本発明を正転増輪回路すなわち非 反転増輸回路に適用した場合の実施例を示す。

この実施例では、上記実施例と同様に回路の入力端子3にオペアンプ1の非反転入力端子1 a が接続され、コンデンサ2とスイッチ8 W1を介してオペアンプ1の反転入力端子1 b が接続されている。そして、オペアンプ1の出力端子と接地点との間に抵抗R1 とR2 が直列接続され、この抵抗R1 とR2 との接続ノード a 1 と上記コンデンサ2の両端子との間にそれぞれスイッチ8 W2 と8 W2

άá

BWs を介してコンデンサ 2 の反対側の端子 Ps が接続される。そのため、コンデンサ 2 の充電電荷によってオペアンブ 1 のオフセット電圧 Vost がキャンセルされ、ノードロ 1 のレベルは非反伝入力端子 1 a の電位と全く等しい電圧 Vinにされる。従ってこのとを出力電圧 Vout は A v ・ Vinとなる。オフセットキャンセル時の出力電圧 Vout 1 と入力サンブリング時の出力電圧 Vout 2 と入力サンブリング時の出力電圧 Vout 2 となる。

MOBPBIKよって構成されるオペアンプのオフセット管圧は通常数 m V のオーダであるので、上記のごとくゲイン倍されても、出力管圧 Voutの振幅は従来に比べてかなり小さくなる。

〔実施例2-t〕

第9図には、内蔵するA/D変換器とD/A変換器へ基準電圧を供給するための基準電圧パッファアンプとして前記実施例のポルテージフォロワを使用した半導体集積回路のブロック図が示されている。同図の集積回路は、アナログ信号の高精 変換器を可能とするための測定器の一部を構 成している。

図中、2点錯線によって囲まれた回路ブロックが祭和回路化される部分である。21は、入力増子IN及び祭和回路(以下、IOと配す)の外部端子P4を介して入力されるアナログ入力信号をディジタル信号に変換するA/D変換器である。22はパスラインBUSを介して供給されるディジタル信号をアナログ信号に変換し、変換したアナログ信号をIOの外部端子Psを介して除極級示管のような表示装置DSPに供給するためのD/A変換器である。

23は、その入出力端子がIOの外部婦子P。ないしPmに結合された入出力ポートである。回図において外部増子P。及びP,は時に制限されないが、測定器の種々効作モードを制御する倡号を形成する操作キーKi、K。に結合されている外部端子Pmは、例えばディジタル倡号出力端子とされ、図示しない磁気テーブレコーダのような外部配像装置に結合される。

2 4 及び 2 5 は、前記第 3 図に示した増幅回路

は、制御回路30によって随作制御されるスイッ チB∀によって行なわれる。

パ・ファアンプ24及び25を紹成するオペアンプのオフセット質圧をキャンセルさせるために必要とされるパルス信号 øι、øιは、制御回路から出力される。

27は、 除理演算回路である。 ト 通前 算回路 27 は、 パスライン B U S を介して 前算 すべき データ を受け、 前算 によって形成した データをパイライン B U S に出力する。 ト 理演算 回路 27 の 動作は、 例 御回路 30 によって 例 仰される。

28は、リード・オンリ・メモリであり、その中に測定器の効作に必要な様々のブログラムや適当な参照データが替き込まれている。

29は、ランダム・アクセス・メモリである。 このランダム・アクセス。メモリ29には、リード・オンリ・メモリから既み出されたブログラム、 参照データ、A/D変換器21によって形成され た入力データ、D/A変換器22や入出力ポート 23などに供給すべきデータが容を込まれる。

と同様な构成にされたパッファアンプである。と れらパッファアンプ24及び25は、基準電圧 Vratを入力信号として受け、 A/D変換器21 及びD/A変換器22に供給するための基準管圧 を形成する。との実施例においては、特に創限さ れないが、IC内には基準貸圧発生回路26が形 双される。基準审任発生回路26は、例えば特題 昭 5 6 - 1 1 9 0 7 2 亿配飲したような幇政、す なわちN型ポリシリコンからなるゲート電極を持 つMOSFETとP型ポリシリコンからなるゲー ト目板を持つ同じチャンネル辺目型のMOSFE T とのしきい 値賀圧の差を取り出す回路、 貫い枠 えるとN型シリコンとP型シリコンとのフェルミ レベル差に実質的に等しい電圧を出力する回路か ら椒成することができる。 パッファアンプ 2 4 及 び25に供給すべき基準電圧Vrafは、この奥施 例に従うと、上記基準衛圧発生回路 2 6 の内部基 単質圧と、IOの外部端子P,を介して供給され る外部基準衛圧とのいずれからも週択できるよう にされる。内部基準軍圧と外部基準軍圧との選択

20

制御回路30は、その詳細を図示しないが、各 むレジスタ、デコーダ及びシステムクロック発生 回路などから解放される。リード・オンリ・メモ リ28等から院み出された一逆のブログラムを解 放する命令語は、レジスタに供給され、デコーダ によってデコードされる。これに応じて、制御回 路30からは前述の各種回路の効作制御のための 物々の制御パルスが出力される。

図示のIOには、その外部増子P:とP!との 間に冒頭冒圧が供給される。

図示の測定器において、入力端子INに供給されるアナログ信号は、リード・オンリ・メモリ(以下ROMと称する)28に智を込まれている適当なプログラムが突行されると、A/D変換器21によって順次にディジタル信号に変換され、パスラインBUBを介してランダム・アクセス・メモリ(以下RAMと称する)29に哲を込まれる。その結果、RAM29内には、適当なサンブリングレートをもってサンブリングされかつディジタル化されたアナログ信号が登き込まれることにな

る。

RAM29にむき込まれたアナログ信号は、除理物質回路27を利用する適当な対算によって所図のデータに変換される。ROM28には、例えば周波改アナライザを构成するようなブログラムがきき込まれているとする。この場合、RAM29にむき込まれているアナログ信号の周波数成分及びレベルが対抗によって求められる。対算によって形成されたディジタルデータは、D/A変換器22によってアナログ信号に変換された上で表示装置D8Pに供給される。

上記突施例において1回当りのA/D変換およびD/A変換に必要な時間は比較的短くされる。
これに応じてA/D変換器21及びD/A変換器
22に供給されるべき基準電圧は、A/D又はD
/A変換が行なわれる間だけ正確な値にされていればよい。その結果、オフセットキャンセル用のコンデンサを充むしている間は正確な出力電圧を取り出すことができない前記突施例(第3図)のボルテージフォロワであっても、基準電圧パッフ

(23)

大きいと、信号の変化時に質願留EVDDから出力 端子に向かって確れる留荷あるいは出力端子から 環際EVBBに向かって荷れる留荷が大きくたっ で、簡源ラインのレベルが変励されてしまう。そ の結果オペアンプと留源ラインを共通にするA/ D変換器等の他の回路に、窗頭ラインの共通イン もる。ところが、上記爽施例では、出力撮幅のか さな第3図に示すようなポルテージフィロワを、 を適望にパッファアンプとして使用しているのに イズが伝わるおそれもない。

また、これによって、同一チップ内の各回路に、 共通の留頭ラインを介して留調留圧を供給することができる。従来は、このような場合、冒頭ラインを過って回り込むノイズを少なくするため、各 回路への冒頭ラインを別々に形成しなければなら なかったが、本発明によれば、冒頭ラインを共通 にすることができ、配線の占める面積も減少される。 ァアンプとして使用することができる。

上記 東 施 例 に かいて は、 A / D 変換器 2 1 へ 供給 される 基 単 留 圧 と D / A 変換器 2 2 化 供給 される 基 単 留 圧 が、 それ ぞれ 別 個 の パッファ ア ン ブ 2 4、 2 5 に ない て 発生 される ように されて いる た め、 A / D 変換器 2 1 側 と D / A 変換器 2 2 側 の 変換 励 作 に よって パッファ アン ブ 2 4、 2 5 に 発生 される ノ イ ズ が お 互 い に 伝 わ り に く く される 。

また、第3図のよりなポルテージフォロワを基準留圧パッファアンプとして用いた場合、パッファアンプ24、25へはA/D.D/A変換器21、22に必要とされるグランドラインを引き込む必要がないのでグランドラインを通して回り込むノイズもなくなり、第1図の回路を用いた場合に比べて更にノイズが伝わりにくくされる。

さらに、MOS 終剤回路においては、オペアンプの出力段に例えば第3図に破線でで示すように、 智源毎日 $V_{DD}-V_{BS}$ 間に直列接続された2つのMOS F R T からなる回路が一段に使用される。 そのためオペアンプ1の出力毎日 V_{OUL} の機幅が

69

〔効果〕

以上財明したどとくこの発明に係る増幅回路は、オペアンプの反伝入力端子を、オフセットキャンセル用コンデンサとアナログスイッチを介して接地点ではかく回路の入力端子に接続してある。そのため、グランドラインが不要となり、かつ出力な圧の振郃を母小限に抑えかがらオペアンプのオフセットな圧をキャンセルさせることができる。その結果、正確な出力な圧が得られるとともにコンデンサンよび出力段に放される留流が少なくなってグランドラインおよび協頭ラインを共通にする他回路への悪災災が防止される。

また、上配発明を適用した増収回路を同一半導体基板上に形成されたA/D変換回路、D/A変換回路へ基準質圧を供給するバッファアンプとして用いた場合には、グランドラインおよび電源ラインを通して回り込むノイズが抑えられて変換剤度が向上される。また、上配増幅回路はグランドラインが不要であり、かつアナログスイッチの数も少なくて落むため、これを用いた半導体集和回

路の占有面积が放少され、チャブサイメを超減で きる。

しかも、宿譲ラインのノイズの発生が抑えられるため上記増福回路とA/D.D/A 変換回路等の他回路への审領ラインを共通にすることができ、これによって、配額の占有面和が減少され、さらにチップサイズを離談できるようになるという効果がある。

以上卒発明省によってなされた発明を爽施例にもとづき具体的に説明したが、本発明は上記突施例に限定されるものではなく、その要旨を逸脱しない位間で強々変更可能であることはいうまでもない。

例えば、上配第9図の実施例においては、外部から基準な圧が内部のパッファアンプに供給されるようにされているが、この発明は、チャプ内部でもとになる基準な圧を発生させるようにしたものにも適用できるものである。

図面の簡単な説明

第1図はオフセットキャンセル機能を備えた増 幼

2 1 … A / D 変換回路、 2 2 … D / A 変換回路、 2 4 、 2 5 … パッファアンプ。

代理人 弁理士 髙 橋 明



韓回路の一例を示す回路図、

第2図はその作用および出力被形を示す説明図、 第3図は本発明に係る境原回路の一実施例を示 す回路図、

(A),(B) 第4図はその作用説明図、

毎5回は副御信号および出力被形を示すます。

ングチャート、

第6図はクロックジェネレータの一例を示す回 路図、

第7図はコンデンサの 知道の一例を示す半導体 若板の断面説明図、


第8図は本発明に係る均原回路の他の突施例を 示す回路図、

第9図は第2の発明に係る半期体祭行回路襲行 の一換約例を示すブロック将成図である。


1…差効増認器(オペアンプ)、1 a…非反伝入力超子、1 b …反伝入力超子、2 …コンデンサ、3 …入力始子、Q1 ~Q2 …アナログスイッチ(スイッチMOBPBT)、 Øa . Øb …制御信号(クロック信号)、Voff …オフセット貸圧、


(25)

第 1 図




第 2 図











新 4 図





第 6 図

